什么是CMOS轨到轨放大器电路？

您知道CMOS轨到轨放大器电路吗？自从第一次发明以来，MOS晶体管的尺寸一直在缩小。栅极氧化物厚度，沟道长度和宽度的减小大大减小了整体电路尺寸和功耗。由于栅极氧化物厚度的减小，最大允许电源电压减小了，沟道长度和宽度的减小减小了产品的外观并加快了其速度性能。这些改进促进了高频CMOS轨到轨输入/输出放大器的性能开发，以满足当今系统设计人员对新型模拟电路的日益增长的需求，这种新型模拟电路必须能够在相同的低电源电压下工作作为数字电路。职位。本应用笔记回答了有关最新一代CMOS轨到轨放大器的一些独特问题。在本文开始时，它简要讨论并描述了传统电压反馈和电流反馈放大器电路的拓扑，以及反馈放大器振荡的最常见原因。为了便于分析和讨论，我们将CMOS轨到轨放大器电路分为4个模块：输入，中间增益，输出和反馈网络级。本文将展示受频率影响的每个阶段的增益和相移，然后展示并讨论一个完整的系统仿真，其中包括所有四个基本电路模块。第二部分将展示和讨论用于解决放大器振荡问题的三种解决方案的机理，取舍和优点。电压反馈放大器图1显示了EL5157的简化方案-这是一种非常流行的高带宽电压反馈放大器。该方案使用经典的差分输入级来驱动折叠后的Cascode的第二级。第二级将输入级的差分电压转换为高阻抗增益节点处的电流。电流随着放大器的高电压增益而增加。达到。本质上，在高阻抗节点处成为输出信号的二阶电流源的输出阻抗会增大在信号路径晶体管中产生的任何电流间隙。输出级是推挽AB级缓冲器，可将高电压增益缓冲到放大器的单端输出中。图1：电压反馈放大器输出感应电感器是一种电子元件，其阻抗受频率影响：在低频时其阻抗较低，而在高频时其阻抗则增大。 “理想的”意思是“理想的”。运算放大器的输出阻抗为零，但实际上放大器的输出阻抗是电感性的，就像电感器会随着频率的增加而增加一样。图2显示了EL5157的输出阻抗。在使用运算放大器的应用中经常遇到的挑战是驱动电容性负载。面临挑战的原因是运算放大器的电感输出将与容性负载结合以产生LC谐振电路拓扑。在这种拓扑结构中，电容性负载将与电感性驱动阻抗结合在一起，从而在闭合反馈环路时产生额外的影响。相位落后。相位裕度的降低可能导致放大器振荡。在振荡期间，放大器会变得非常热，甚至可能自毁。为了解决这个问题，有许多非常著名的解决方案。以上是对CMOS轨到轨放大器电路的分析，希望对大家有所帮助。